00 特許出願公告

発明の数 1 (全10頁)

9特 許 公 報(B2) 平1-46949

@Int.CL.4

庁内整理番号

2042公告 平成1年(1989)10月11日

G 11 C

经别配号 352 A-8522-5B /-7341-5B

の発明の名称 不揮発性メモリの消去方法

事 判 昭62-12535 **201**特 顧 昭54-82542 68公 開 昭55-8697

顧 昭54(1979)6月29日 ر

@昭55(1980) 1 月22日

効1978年6月30日の両ドイッ(DE)のP28288360 優先権主張

70発明者 ンク

ドイツ連邦共和国ハール・フアザーネンペーク22 ハルトムート・シユレ

の出 頭 人 シーメンス、アクチエ ドイツ連邦共和国ペルリン及ミユンヘン(番地なし)

ンゲゼルシヤフト の代理 人 弁理士 富村 漆

審判の合議体 審判長 加藤 ·SS参考文献

黄士 審判官 浅見 保 男 審判官 吉見 特開 昭51-93638 (IP、A)

電子技術第15巻第11号 (1973年11月号) P.35~40

1

の特許請求の範囲

1 しまい値電圧の変化によりプログラミング可 能なMOSトランジスタよりなるメモリセルがマ トリツクス状に配置され、各メモリセルトランジ スタのゲートは行毎に共通のゲート導線に接続さ 5 許請求の範囲第1項記載の方法。 れ、各メモリセルトランジスタのソース、ドレン は列毎にそれぞれ共通のソース導線、ドレン導線 に接続され、メモリセルトランジスタへの消去電 圧の印加により情報を消去し、メモリセルトラン ジスタの消去状態の検出のため列毎にメモリセル 10 発明の詳細な説明 トランジスタのしきい値電圧を監視し、この監視 されたしきい値電圧が消去状態を表す値に達した ときに消去電圧を列毎に遮断するようにした電気 的にプログラム組替え可能の不揮発性メモリセル の語単位の消去方法において、所定数のメモリセ 15 ルトランジスタに同時に消去電圧を印加し、この 所定数を1つの記憶すべき情報語のピット数に対 応させ、語を記憶するメモリセルトランジスタの しきい値電圧の監視をメモリセルトランジスタの ン電圧が消去状態を表すしきい値電圧の尺度とな るドレン電圧値に達したとき、前配所定数のメモ リセルトランジスタのうち消去状態に達したもの に対する消去電圧を個別に遮断することを特徴と

する不揮発性メモリの消去方法。

2 消去電圧をパルス状電圧の形で印加し、消去 電圧のパルス休止期間中メモリセルトランジスタ のしきい値電圧の監視を行うことを特徴とする特

2

- 3 消去電圧を時間的に連続する電圧の形で印加 し、時間的に連続する電圧の印加中にメモリセル トランジスタのしきい値電圧の監視を行うことを 特徴とする特許請求の範囲第1項記載の方法。
- この発明は、マトリツクス配置のメモリセルを 持ち電気的にプログラム組替え可能の不揮発性メ モリセルの語単位の消去方法に関するものであ

"IEEE Transactions on Electron de vices、ED-24(5) p.606-610(1977) により電 気的にプログラム組替え可能の不揮発性メモリの 構成に浮遊ゲートメモリセルを使用することが公 知である。この電界効果トランジスタは全面的に ドレン電圧の輸出によって行い、監視されたドレ 20 絶縁された浮游メモリゲートと制御可能の制御ゲ ートとがチャネル区間の上に垂直に重ねて設けら れたもので、制御ゲートはチャネル区間の全体を 覆い、浮遊ゲートはその一部だけを覆つている。 スプリットゲート構造と呼ばれているものによつ て消去されたデプレーション特性を持つメモリセ ルから読出す際の誤差が避けられる。浮遊メモリ ゲートの充電はチャネル注入による。そのために は短にチャネル内で電子を加速し、補助の資電界 によつてメモリゲートに向ける。浮遊ゲートの放 5 電(消去)は制御ゲートと一つの拡散領域との間 に印加した高い電圧の下に生ずる電子の逆トンネ リングによる。

浮遊ゲート技術によつて作られた語単位で消去 可能の不揮発性メモリも既に提案されている(特 10 開昭54-57972号公報参照)。この場合浮遊ゲート の充電と放電は電子が直接浮遊ゲートと基板の間 で移動することによるもので、そのために適当な 極性の強い電界が浮游ゲートと一つの拡散領域の 間に加えられる。

このようなメモリセルで構成される総ての公知 記憶装置では消去時間が外部の時間ユニットを通 して調整され固定される。この消去時間は一つの チツブのセルだけではなく、異る製造チャージに 属するチップのセルについても製造技術に原因す 20 る消去特性のばらつきを考えて充分長く選ばれ る。その上に時間ユニツト自体による消去時間の ばらつきも考慮に入れなければならない。 従つて 原則的にはメモリセルトランジスタの少くとも一 部がデブレーション状態まで過消去されることは 25 遮断することによって達成される。 避けられない。この過消去されたメモリセルは読 出しに際して選択されたメモリセルトランジスタ に対して望ましくない分路として作用する。従つ て電気的に消去可能のメモリのメモリセルは補助 の選択トランジスタを持つているのが通則であ 30 る。この選択トランジスタは多くの場合メモリセ ルトランジスタと組合せてスプリツトゲート構造 とすることができるが、それによつて製造技術的 に困難な問題が起り製造歩留りが低下する。この 外にメモリの消去時間が長いと隣接語妨害の危険 35 が増し、特にチャネル注入によつて書込みが行わ れるメモリセルの場合プログラミング特性の悪化 の原因となる。更に長い消去時間は可能な書込み 一消去サイクルの数を低下させメモリの寿命を短 くする。

この発明の目的は、語単位をもつて電気的に消 去可能の不揮発性メモリの消去すべきメモリセル のトランジスタのデプレーション状態が避けら れ、各メモリセルに対して最短消去時間が達成さ れるように構成することである。

この目的は本発明によれば、しきい値電圧の変 化によりプログラミング可能なMOSトランジス タよりなるメモリセルがマトリックス状に配置さ れ、各メモリセルトランジスタのゲートは行毎に 共通のゲート導線に接続され、各メモリセルトラ ンジスタのソース、ドレンは列毎にそれぞれ共通 のソース連線、ドレン連線に接続され、メモリセ ルトランジスタへの消去電圧の印加により情報を 消去し、メモリセルトランジスタの消去状態の検 出のため列紐にメモリセルトランジスタのしきい 値電圧を監視し、この監視されたしきい値電圧が 消去状態を表す値に達したときに消去電圧を列毎 に遮断するようにした電気的にプログラム組替え 15 可能の不揮発性メモリセルの語単位の消去方法に おいて、所定数のメモリセルトランジスタに同時 に消去電圧を印加し、この所定数を1つの配憶す べき情報語のピット数に対応させ、語を記憶する メモリセルトランジスタのしきい値電圧の監視を メモリセルトランジスタのドレン電圧の輸出によ つて行い、監視されたドレン電圧が消去状態を表 すしきい値電圧の尺度となるドレン電圧値に達し たとき、所定数のメモリセルトランジスタのうち 消去状態に達したものに対する消去電圧を個別に

この発明による消去方法を実行する際使用され る種々の同路機成部品に関しては特別の要求けな く、それぞれの目的とする機能を達成するもので ある限り任意のものが使用される。

この発明によるメモリは、消去されるメモリセ ルのトランジスタのデプレーション状態を阻止す ることができるという長所を持つ。消去メモリト ランジスタがデブレーション状態に達することが ないためこの発明によるメモリに対しては1トラ ンジスタ・メモリセルの使用が可能となり、メモ リチツブの必要面積が僅少となる。又メモリセル の最短消去時間により消去中の酸化物の変化が最 小となり、従来のメモリよりも書込み一消去サイ クルの数が増大し売命が長くなる。

40 更に前記の公知半導体メモリは、構成ユニット 外部で使用する際には補助回路として外部時間ユ ニツトを接続する必要があり、それによって消失 過程の継続時間がすべてのメモリセルに対して予 め設定されることになるが、これによつて前記の 5

ような種々の欠点が生ずる。この発明はこのよう な時間ユニツトを省略することを可能にするか ら、時間ユニットを使用することによる欠点も生 じ得ない。

この発明の展開においてはメモリマトリツクス 5 に組合せ接続された制御回路により各メモリセル の消去時間を可変にし、又メモリセルの消去状態 をコントロールするためのメモリセルに印加する 消去電圧が時間的に維起する一連のパルスに分割 される。これによつてメモリの構成に1トランジ スタセルの使用が可能となる。更に消去電圧を--連のパルスに分割することにより消去中の結晶基 板の加熱が低減され、それに基く損傷が減少す 熱が大きい程重要である。このような消去電流は 例えば望ましくない貫通放電現象によつて起る。

チャネル領域から絶縁された消去領域を持たな いセルでは例えばnチヤネルメモリセルの場合消 去に対しては高い正電圧をソースに印加し、コン 20 トロール読出しに対してはソースを接地しなけれ ばならないから消去とコントロール読出しを同時 に行うことには不可能である。 p チャネルセルで も印加電圧の符号が逆になるだけであるから二つ る。これに反して消去電圧を一連のパルス電圧に 分割するとパルス間隔中にコントロール練出しが 可能になる。メモリマトリツクスに組合せ接続す る制御回路はコントロール読出し過程中メモリセ ルの規定しきい値電圧Uaの絶対値に等しいかそ れより小さくなつたとき (| V_T("0") | ≦ | U_{GL} 1) このメモリセルの消去時間が終了するように すると有利である。

電圧V-("0") とコントロール読出し電圧Uarの 間にUcl>Vr("0")>Oの関係があると消去セル がデブレーション状態に達することはない。この 関係を確保するため各消去パルスの長さ(持続時 ヨン状態に達する前に遮断されるように選ぶ。

この発明の一つの実施形態は、時間的に連続す る消去電圧と同時に行われるコントロール練出し とによつて可変消去時間が達成され、その際各セ

ルの消去時間はそのしきい値電圧V₇(*0°) が Ualに等しいかUalとOの間になったとき終了す るように創御回路がメモリセルマトリツクスに組 合せ接続される。

連続消去と同時読出しは浮遊ゲートメモリセル において実施可能である。このセルはチャネル領 域から絶縁された消去密を持ち、nチャネルの場 合ソース電圧は全消去過程中OVであり、消去窓 内の絶縁された拡散領域には高い正電圧が印加さ され、パルス間隔中にコントロール読出しが挿入 10 れる。この種のセルは西独国特許出願公開第 2643987号公報に記載されている。

ピット単位の書込みは実際上の重要性が比較的 低い。プログラミングの際級でのしまい値置圧は 漸次的に終値に達し、その変動は小さくまたその る。この長所は消去電流が大きく、それによる加 15 正確な値は必要でない。過消去に対応する過大の 書込みは発生しない。書込みに際しての制御は、 外部時間ユニットが省略され同時に状態 "1"に 対する特定の最小値が確保されるように行われ **5.**

> 消去過程内のコントロール読出しに際してドレ ン電圧の絶対値 | U。 | の下降によつて消去状態 が表示されるようにすると有利である。

浮遊ゲートトランジスタの導電性は浮遊ゲート の充電状態に応じて変化する。この導電性の変化 の条件を同時に満たすことは同じく不可能であ 25 の消去過程の終了に対する信号として利用するこ とができる。ピツト単位で接続されるドレン導線 にある読出し電圧が印加されていると、消去中の コントロール読出し時間中ドレンが浮遊状態にあ り、トランジスタが充分消去されるとある電圧に ルのしきい値電圧Vr("0") の絶対値がメモリセ 30 上げられる。この場合非選択メモリセルがデプレ ーション状態にならないためほぼOVの低いゲー ト電圧を印加されていることが前提となる。メモ リセルの消去過程の終りを示すドレン出力信号が このセルに印加されている消去電圧の遮断に使用 n チヤネルメモリセルの場合低い方のしきい値 35 されるように制御回路をメモリセルマトリツクス に組合せ接続すると有利である。

メモリセルを構成する電界効果トランジスタの ゲート導線を語単位で、そのドレン導線をピット 単位で接続することも有利である。消去窓内に絶 間)を消去セルが消去パルスの継続中デプレーシ 40 縁された拡散領域を持つメモリセルが使用されて いるときは消去窓導線は常にピット単位で接続さ れ、ソース導線は地電位に置かれる。絶縁された 消去領域を持たないセルではソース導線はピツト 毎に相互に分離される。最後に消去時のコントロ

ール統出しのための予め与えられたしきい値電圧 Uacに対して必要なゲート電圧およびメモリの統 出しのためのゲート電圧を同一の分圧製から導 き、それによつて常にUoLがUoLより小さくなる ように制御回路をメモリセルマトリツクスに組合 5 せ接続することも有利である。

この手段により練出しに際してのゲート電圧 Ucrと消去状態のしきい値電圧V₁("0")。(V₇ (*0*)>Uar) の間に最小間隔が確保されるから 常に確実な読出しが可能となる。一つのメモリ内 10 電圧値よりも著しく小さい。 のメモリセルの間の許容差に基く消去特性の差は 読出しの信頼性に影響することなく、単に消去過 稈の耕続時間に影響するだけである。この場合プ ログラム未記入状態が読出し電圧に相対的に精確 トロール読出しに際してのゲート電圧とプログラ ムされた状態"1"に対するゲート電圧との間の 差を低下させることができる。これによつてプロ グラミング中の電圧を低くするかあるいはプログ に電気的の窓を予め与えられたしきい値電圧範囲 内に置くことも可能である。

次に実施例についてこの発明を更に詳細に説明 する。この実施例と図面はnチヤネルメモリセル 符号を適当に変えることによつてそのまま適用さ れる。

第1図は一つのメモリセルマトリックス行の消 去時間での間にパルス電圧によって消去されるメ す。 a) に示す時間 r の間第2図に示す回路のフ リップ・フロップ入力端130および230、第 3 図に示す回路のトランジスタ113と213の ゲートが "0" に対応する電圧から "1" に対応 タセルのソース電位Usとゲート電圧Ugの差およ び充電電圧ULとゲート電位Uaの差の時間経過を 示す。一つの消去セルにはそのセルが特定のしき い値電圧V₇("0")≤UcLに達するまで充分な個数 が与えられる。その後は全メモリセル行の消去時 間ェの終りまで極めて小さいパルス (ここでは1 3, 14で示す) だけが与えられるか、あるいは 消去セルには電圧パルスが全然与えられない。

c) は消去パルス間隔に加えられるゲート電圧の 時間経過を示す。パルス間隔全体がコントロール 統出し時間TKLで埋められているが、この読出し 時間を消去パルス間隔より短かくしてもよい。以 後の図面と実施例においてはTxLが消去パルス間 隔に等しいとする。コントロール読出しパルス1 5 乃至 2 0 は一定の電圧値Ua を持つ。これは使 用されているセルの予め与えられたしきい値電圧 を決めるもので、第1図bに示した消去パルスの

第1図dはメモリセルのしきい値電圧Vrの時 間経過を示す。しきい値電圧の値は消去パルス1 0, 11, 12の持続時間中低下し、最初のレベ ル21から順次にレベル22。23。24に下 に固定されるから、消去窓の幅即ち消去中のコン 15 る。レベル24は破綻で示した予め与えられたゲ ート電圧Ualより低い。第1図bおよびdに示す ようにUoLより下のレベル24に到達後は消去パ ルスが消去セルに与えられることなく、しきい値 電圧Vrもこの時点以後は変化しない。第1図e ラミング時間を極めて短くすることができる。更 20 に消去時間で内のドレン電圧Uoの時間経過を示 す。ドレン電圧Uoはコントロール読出し時間TxL の間ドレンに印加される比較的低い読出し電圧 Unoに等しく、消去パルス時間TLでは制御方法に よつて斜線を引いた区域29.30.31内部の に対するものであるが、pチャネル形のものにも 25 いずれかのレベルにある。消去パルス時間TL中 のドレン電圧レベルはここで説明する回路の機能 には何等の影響も及ぼさない。しきい値電圧V+ がdに示したようにUa以下に低下した後は消去 メモリセルは導通状態となる。これによつてドレ モリトランジスタに印加される電圧の経過を示 30 ン電圧Upはコントロール読出し時間Txt中35. 37, 39に低下する。この値はほぼOVに等し

第2図に消去窓内部に絶縁された拡散領域を持 たない1トランジスタメモリセルの制御回路を示 する電圧に上げられる。b) は一つのトランジス 35 す。メモリセルは図を簡単にするため 1 0 0, 2 00.300および400の4個だけが所属制御 回路と共に示されている。ピット単位で接続され るn番目のソース導線120はメモリセル100 と300のソースを結び、n+1番目のソース導 パルス (ここでは 10, 11, 12として示す) 40 線 2 2 0はメモリセル 4 0 0 と 2 0 0のソースを 結ぶ。ピツト単位で接続されるn巻目のドレン導 線140は電位Umにあつてメモリセル100と 300のドレンを結び、同じくn+1番目のドレ ン導線240は電位Ups+1にあつてメモリセル2

00と400のドレンを結ぶ。ゲート電圧Ucaeを 持つゲート導線160はメモリセル100と20 Oのゲートを結び、ゲート電圧Ucm+1を持つゲー ト導線360はメモリセル300と400のゲー トを結ぶ。更にソース導線120又は220はト 5 ランジスタ122又は222および121又は2 21により端子123又は223の低い電圧と端 子124又は224の高い電圧(約25乃至40V) の間で切換えられる。ソース導線120又は22 低い電位に接続される。トランジスタ121又は 221のゲートはNAND回路125又は225 の出力端126又は226を通して制御される。 NAND回路125の入力端127又はNAND回 路225の入力端227にはそれぞれ消去パルス 15 時間下中記号下で示された"1"に対応する電 圧が導かれ、その他の時間中は"0"に対応する 電圧が導かれる。NAND回路 1 2 5 又は 2 2 5 の第二入力端128又は228にはフリップ・フ フリップ・フロップ129又は229の一方の入 力強130又は230には消去時間で中は"1" に対応する電気信号が導かれ、その他の時間では "0"に対応する信号が導かれる。フリップ・フ 231にはドレン導線140又は240が接続さ れ、これらのフリップ・フロップの出力端132 又は232は図に示されていないAND回路Bに 接続され、この回路の出力端は消去過程の終了後 端130又は230に加えられる消去過程用の信 号を遮断する。全消去時間ェの間フリップ・フロ ップ129又は229の第一入力端130又は2 3 0 は常に"1"を受取る。これに対してこれら 3 1 は全消去過程中約 5 乃至15Vの正電圧Umを 負荷トランジスタ135又は235を通して受け る。これによりフリップ・フロップ出力端128 又は228は対応ピツトの選択セルが消去される 225の第二入力端127又は227は消去パル ス時間TLの間"1"と加えられ、その他の時間 では"0"を示す。これによつてNAND回路1

25 又は225の出力端126 又は226 は消去

パルスの間 "0"を送り出し、トランジスタ12 1又は221が阻止され、ソース導線120又は 220はUppから始まつて導通トランジスタ12 2と174又は222と174を通して高い正電 圧(25-40V)に上げられる。消去パルス間隔中 は入力端127Vは227に "0" が導かれ、 "1" がNAND回路125又は225の出力端1 26又は226に表われる。これによつてトラン ジスタ121又は221が導通し、消去パルス間 Oはトランジスタ121又は221が導通すると 10 隔中にほばOVの低い電圧がトランジスタ121 又は221を通してソース導線120又は220 に加えられるから、ソースに低電圧がありドレン に低い正電圧(Um)がある状態でコントロール 読出しが実施される。

一つのピット例えばn番目のピットで選択され たセルが充分消去されるとこのセルは導通状態に なる。従つてドレン電圧Umは次の消去パルス間 隔でほぼ0に近い小さい値に低下する。この時点 以後フリップ・フロップ129の入力端131は ロップ 1 2 9 又は 2 2 9 の出力罐が接続される。 20 "0" を受け、他の入力端 1 3 0 はメモリの全消 去時間での間"1"を受ける。従つてフリップ・ フロップ出力端132は"1"に切り換えられ、 第二出力端はNAND回路125の入力端128 に"0"を送る。出力端132に表われる"1" ロップ129又は229の第二入力端131又は 25 は図に示されていないAND回路8の一つの入力 端に伝えられ、最後に選択されたセルの消去時間 が終つたとき送り出されるこの回路の出力信号は 消去時間 τ に対する信号の遮断に利用することが できる一つの信号を作り出す。以後の消去時間の 一つのマトリックス行の総てのセルにおいて入力 30 全体に対してNAND回路125の出力端は常に "1"を示すから、トランジスタ121は常に導 通しソース導線120はメモリの残りの消去過程 中ほぼOVの電位に置かれる。このようにして各 メモリセルの消去時間は個別に遺断され、最後の のフリップ・フロップの第二入力端131又は2 35 セルの消去時間が終つたときAND回路 G はその 出力信号によつて選択されたメモリセルの消去時 間でに対する信号を遮断する。フリップ・フロッ プは全消去過程の終了後、消去時間中に入力端1 30又は230の零レベルと同時にフリップ・フ まで"1"を送り出す。NAND回路125又は 40 ロップ129又は229に導かれるドレン電圧 Upa又はUpa+1が少くとも短時間 "1" に上げら れていると、元に戻される。

> ゲート制御に際してm+1が選択されたメモリ セルの番号であり、mが選択されないセルの番号

であるとする。語の選択はアドレスデコーダから の論理"0"によって行われる。ここで入力端3 90に"0"が導かれトランジスタ366だイン パータ391を通して導通し、同時にトランジス タ367が阻止される。これによつてゲート導線 5 3 6 0 には消去パルス持続時間TLの間、コント ロール読出時間TĸLとインパータ172によつて 導通接続されたトランジスタ170を通して導入 されたほぼOVに等しいゲート電圧Ugantiがトラン ジスタ366を通して導かれる。このトランジス 10 めメモリセル101,201,301,401だ タはTraの関インパータ172を通して導通して いる。これによつて消去パルス持続時間TL中ほ ぽOVの電圧が選択された語のゲート導線に加え られ、同時に25乃至40Vの高い正電圧がソース導 線に加えられる。これに対して消去パルス間隔で 15 は選択されない隣接語のゲートは高い正電圧を印 加されるから、消去に際しての隣接語の妨害は発 生しない。即ち非選択語の入力端190は"1" を受け、トランジスタ166はインパータ191 により阻止されるのに対して、トランジスタ16 20 を持つことである。これらの領域は充放電導線1 7は通電しトランジスタ166は消去パルス持続 時間TL中インパータ173により阻止される。 これにより非選択語のゲート導線160には導通 したトランジスタ169を通して約25Vの高い正 は高い正の値を持ち、電位差Us-UaはO乃至 15Vとなつて隣接セルの消去には不足する。! ラ ンジスタ169が消去パルス持続時間TL中導通 するのは、この時間中トランジスタ175がイン 4 は抵抗177を通して導通して約30万至40Vの 正電圧Upsがトランジスタ168のゲートに導か れることによるものである。

消去パルス間隔で行われるコントロール読出し 時間Tn.中トランジスタ170はインパータ17 35 ジスタ212, 213とインパータ214との組 2のため導通しないから、選択語m+1のゲート 導線360には導通トランジスタ171を通して コントロール読出し電圧Ualが加えられる。この 電圧はポテンショメータから導くことができる。

読出し時間TĸL中導通したトランジスタ167と 188を通して(トランジスタ189は阻止され ている) ほぼOVの電圧Uamが加えられる。これ によつてコントロール読出し中の隣接語妨害は発

生しない。

TxLの間インパータ178の入力端に"0"が 導かれその出力端から"1"が送り出されるた め、トランジスタ175が導通しトランジスタ1 7.4は阻止され、その結果トランジスタ16.8も 阳止される。

第3図に消去窓内に絶縁された充放電領域を持 つ浮遊ゲート・1トランジスタ・メモリセルに対 する制御回路を示す。ここでも図を見易くするた けがそれに属する制御回路と共に示されている。 第3図の制御回路の多くの部分が第2図の回路の ものと一致している。第2図と同一の案子は同じ 符号で示してある。

第3図においてゲート制御回路は第2図のもの と同一であるからその説明は省略する。

第2図との差異は、メモリセル101。20 1,301,401がそれぞれソースから絶縁さ れた充放電領域117,217,317,417 19又は219を通してピット単位で約0Vの低 電圧と約25万至40Vの高電圧の間で切換えられ る。これは第2図の場合と同様にトランジスタ1 21,122又は221,222を通して行われ 電圧Us.が加えられるから、隣接語のゲート電圧 25 る。充放電領域から絶縁されたソース116。2 18.318.418はそれぞれ接地される。第 3 図のメモリセルのドレンは第2図のものを同様 にピット単位で接続されるドレン導線140又は 240に結合されている。第2図のフリップ・フ パータ176により阻止され、トランジスタ17 30 ロツプ129又は229とそれに接続された NAND回路125又は225の機能は第3図の 回路ではメモリセル101、301およびトラン ジスタ112, 113とインパータ114との組 合せ又はメモリセル201。401およびトラン 合せによつて代行される。第2図について説明し たようにこの発明による制御回路は消去するセル の一つが特定の予め与えられたしきい値電圧以下 に低下したとき各メモリセルの消去電圧を確実に 非選択語のゲート導線160にはコントロール 40 遮断する。131の電圧U㎜又は231の電圧 Una+1が下降すると、インパータ114又は21 4によりトランジスタ112又は212のゲート 電圧が上昇する。トランジスタ113又は213 は全消去過程中信号電圧の印加により導通状態に

あるから、131又は231の電圧はトランジス タ112又は212の漢酒と共に更に低下する。 Um又はUm+iがしきい値電圧以下になると回路 は自発的に安定最終状態に移り、Um又はUm+i はほぼOVとなる。この移行と同時にトランジス 5 タ121又は221が導通し、充放電領域11 7,217又は317,417の消去電圧がそれ ぞれ小さな値に低下する。 元への復帰は第3図の 回路の場合トランジスタ113又は213の阻止 による消去の終了後に始めて行われる。メモリの 10 あつてコントロール読出しを妨害する危険がある 全消去過程を遮断するためには、それぞれの選択 されたセルのドレン電圧例えばn番目のピツトの 選択セルのドレン電圧Umをドレン連線140に 接続された出力端141から図に示されていない インパータを通して同じく図に示されていない 15 NAND回路Bに導く。n+1番目のピットに対 するドレン電圧Um+1も出力端241からのドレ ン導線240を通して同様に処理される。一つの セルが消去状態に達するとこのセルが導通し、そ れによつてドレン電圧はそれまでの高い正値から 20 ほぼOVに低下するから、それぞれの消去された セルは"0"を出力端141に接続されたインパ ータに導き、それを通じて"1"をこのインパー タに接続されたAND回路Bの一つの入力端に導 く。選択語の最終セルが消去状態に達した後 25 ランジスタメモリセルで構成されるメモリに対す AND回路Bの総ての入力端に"1"が導かれ、 出力端から"1"が送出される。こ最終信号は消 去過程の遮断に使用される。


第3図に示した制御回路と1トランジスタメモ

リセルを使用すると、第2図の場合と同様にメモ りをパルスによつて摘去することができる。図か ら分るよう第3図の制御回路は第2図のものと比 べて構成部分の数が少くより迅速な読出しが可能 である。更に第3図の制御回路ではメモリをパル スで消去せず、時間的に連続すると消去電圧で消 去し同時にコントロール統出しを行うことができ る。ただしこの場合は消去過程中ゲートに高い補 信電圧が印加される非選択メモリセルが導電性で ことを考慮しなければならない。この場合選択ト ランジスタを付加して2トランジスタメモリセル とするかメモリを単一の語から構成することが必 要となる。

第2図又は第3図に示した制御回路を備えたこ の発明によるメモリは例えば電話交換設備の同調 メモリ又は番号メモリとして使用することができ క.

図面の簡単な説明

第1図はパルスで消去されるメモリトランジス タの消去時間内の印加電圧の時間経過図であり、 第2図はソース側に充放電領域を持つ1トランジ スタメモリセルで構成されるメモリに対する制御 回路、第3図は絶縁された充放電領域を持つ1ト る制御回路を示す。第2回、第3回において10 0, 200, 300, 400はメモリセル、12 0と220はソース導線、140と240はドレ ン導線、160と360はゲート導線である。






FIG3

